TSMC confirme : le packaging panel-level ne remplacera pas CoWoS pour les puces IA d’ici 2026. Kevin Zhang, VP senior, a précisé que CoWoS reste la technologie clé pour intégrer jusqu’à 58 dies massifs dans un seul package. Une décision stratégique qui impacte directement Nvidia et AMD, dépendants de TSMC pour leurs solutions haut de gamme. Coût, performance et roadmap hardware en jeu pour les data centers.
TSMC et l’emballage avancé : qui décide ?
TSMC domine 56% du marché des semi-conducteurs avancés. L’entreprise fournit des puces pour Apple, Nvidia et AMD. Son expertise en packaging détermine les performances des processeurs IA. Kevin Zhang, VP senior, supervise ces technologies critiques.
La demande en puces IA a explosé de 250% en 2025. TSMC doit innover pour suivre. CoWoS et CoPoS répondent à ce besoin. Le packaging panel-level, bien qu’étudié, n’est pas encore mature pour les applications haut de gamme.
CoWoS vs. panel-level : les chiffres clés
TSMC a dévoilé des détails techniques lors d’une conférence sectorielle. Voici les données clés :
- CoWoS peut intégrer jusqu’à 58 dies massifs dans un seul package
- CoPoS, évolution de CoWoS, améliore la densité et la performance énergétique
- Le packaging panel-level réduit les coûts de 30%, mais avec des limitations techniques
- TSMC investit 2,9 milliards de dollars dans des usines dédiées à CoWoS
- Les puces IA utilisant CoWoS consomment 15% d’énergie en moins que les alternatives
- La production de CoWoS représente 20% des revenus de TSMC en 2026
Ces chiffres montrent pourquoi TSMC privilégie CoWoS pour les applications critiques. La performance prime sur le coût.
Impact sur Nvidia, AMD et les data centers
Le choix de TSMC influence directement les roadmaps des géants du hardware. Voici une comparaison des technologies :
| Technologie | Avantages | Limitations |
|---|---|---|
| CoWoS | Haute performance, intégration massive de dies | Coût élevé, complexité de production |
| CoPoS | Amélioration de la densité, efficacité énergétique | Disponibilité limitée avant 2027 |
| Panel-level | Réduction des coûts, scalabilité | Limitations techniques pour les puces IA haut de gamme |
Analyse : pourquoi CoWoS reste incontournable
Performance et fiabilité
CoWoS offre une bande passante mémoire supérieure de 40% par rapport aux alternatives. Cette performance est cruciale pour les modèles d’IA exigeants. Les data centers privilégient la stabilité et la latence minimale, des critères où CoWoS excelle.
Stratégie à long terme
TSMC mise sur CoWoS pour consolider son leadership. L’entreprise prévoit une croissance annuelle de 35% pour cette technologie d’ici 2028. Le panel-level, bien que prometteur, nécessite encore 3 à 5 ans de R&D pour rivaliser.
Ce qu’il faut retenir
- CoWoS reste la technologie de packaging privilégiée pour les puces IA haut de gamme jusqu’en 2026
- TSMC développe CoPoS pour améliorer la densité et l’efficacité énergétique des packages
- Le packaging panel-level ne remplacera pas CoWoS à court terme en raison de limitations techniques
- Nvidia et AMD dépendent de TSMC pour leurs solutions IA, impactant leurs roadmaps hardware
- Les data centers bénéficieront d’une performance accrue grâce à CoWoS, malgré des coûts élevés
❓ Questions fréquentes
Pourquoi TSMC ne passe pas au packaging panel-level pour l’IA ?
Le packaging panel-level réduit les coûts mais présente des limitations techniques. CoWoS offre une performance et une fiabilité supérieures, essentielles pour les puces IA haut de gamme.
Qu’est-ce que CoPoS et en quoi diffère-t-il de CoWoS ?
CoPoS est une évolution de CoWoS, améliorant la densité et l’efficacité énergétique. Il permet d’intégrer plus de dies dans un seul package, répondant à la demande croissante en puces IA.
Quels sont les impacts pour les entreprises comme Nvidia et AMD ?
Nvidia et AMD dépendent de TSMC pour leurs puces IA. Le choix de CoWoS influence leurs coûts, performances et roadmaps hardware, avec des répercussions sur les data centers et l’innovation.
En résumé
TSMC confirme sa stratégie avec CoWoS pour les puces IA, malgré les alternatives comme le panel-level. Cette décision renforce la performance et la fiabilité des solutions hardware pour les data centers. Les acteurs comme Nvidia et AMD devront s’adapter, avec des coûts maîtrisés et une innovation continue. L’horizon 2026 s’annonce sous le signe de la densité et de l’efficacité énergétique.
📚 À lire aussi
- 2026 : AMD et Intel dévoilent des sockets géants pour l’IA
- 2026 : Google paie 100% de l’énergie de son data center en Alabama
- 2026 : TSMC révolutionne l’emballage des puces IA, 58 dies en un
- Nvidia lève 25 Md$ en obligations, test majeur pour l’IA 2026
📷 Image : CHINA YU via Pexels